

# MODELADO, SIMULACIÓN Y SÍNTESIS DE SISTEMAS DE SEÑALES Y TECNOLOGÍAS MIXTAS CON LENGUAJES DE DESCRIPCIÓN

## INTRODUCCIÓN

Los lenguajes de descripción de hardware (HDL, *Hardware Description Languages*) nacen inicialmente para resolver el problema de documentar circuitos electrónicos. Se pretendía obtener un lenguaje inteligible tanto para humanos como para computadoras y que permitiera una interpretación tanto estructural como de comportamiento del sistema descrito. Las discusiones iniciales tendientes a formalizar un estándar se dieron a comienzos de la década de los 70s, mientras que la definición de los requerimientos se logró a finales de la misma. En el año 1982, y por iniciativa del Departamento de Defensa de Estados Unidos, se formaliza un contrato para el desarrollo del lenguaje. Esto condujo a la creación del lenguaje VHDL (*VHSIC Hardware Description Language*, donde VHSIC, *Very High Speed Integrated Circuits*), del cual se generaron diferentes versiones. La primera versión estandarizada por el IEEE (*Institute of Electrical and Electronics Engineers*) fue la denominada VHDL87. A finales de 1991 se realiza una revisión del estándar IEEE mientras que en el '93 se propone uno nuevo. Finalmente, en 1999 se establece una extensión denominada VHDL-AMS, que permite la descripción de circuitos analógicos y de señal mixta, como así también el modelado en múltiples dominios.

Si bien VHDL nace como un lenguaje para documentación (descripción) de hardware, pronto se hizo evidente la necesidad de poder ejecutar (simular) el código que describe a un circuito dado. Este tipo de soporte (el de la simulación) comenzó a darse a finales de la década de los ochenta, para cuando gran cantidad de herramientas de ingeniería asistida por ordenador incorporaban estas capacidades. Paralelamente a esto aparecieron los primeros sintetizadores que permitían la generación de un circuito para su implementación en una dada tecnología. El soporte dado al lenguaje se ha incrementado en forma ininterrumpida hasta nuestros días.

Desde una perspectiva formal, el VHDL es un lenguaje de alto nivel, similar a los de programación (C, Pascal, etc.) con una sintaxis y semántica definidas para facilitar el modelado y descripción en diferentes niveles de abstracción y estilos de codificación. En el campo del desarrollo de software, se recurre a los lenguajes de alto nivel para implementar algoritmos de forma independiente al procesador que los va a ejecutar. En el campo del hardware este papel es desempeñado por el VHDL, que permite descripciones en diferentes niveles de abstracción e independientes de la implementación tecnológica final.

Lo antes expresado significa que un determinado sistema digital puede describirse en un nivel de abstracción elevado (denominado comúnmente como nivel comportamiento) y simularse a ese mismo nivel sin disponer de la implementación física (descripción en el nivel compuerta) que cumplirá con la función deseada. En este sentido, los HDLs permiten la validación de las ideas previo al diseño del circuito. La compilación de hardware o síntesis circuital implica tomar las descripciones realizadas en estos lenguajes y obtener un circuito real que responda al comportamiento deseado. Esta tarea se realiza en forma automática, mediante programas que infieren lógica combinacional o secuencial desde las descripciones en modo texto del sistema (que explicitan las funcionalidades del mismo). La incorporación de todas estas herramientas en un único entorno ha permitido el soporte a metodologías de tipo descendente que han cambiado el paradigma de la concepción de sistemas digitales.

El poder de los HDL quedó demostrado en una primera etapa en los procesos de diseño y fabricación de sistemas complejos en entorno de circuito integrado. Sin embargo en la década pasada, con el advenimiento de dispositivos lógicos programables en campo (FPGA) de varios millones de celdas lógicas, los HDL encontraron un campo sumamente propicio para su aplicación.

En la actualidad la totalidad de los entornos de desarrollo para FPGA incluyen la posibilidad de realizar el diseño completo del sistema con lenguajes de descripción de hardware. La popularidad de las FPGA

se incrementa en forma permanente debido a que viabilizan la integración de un número elevadísimo de funciones lógicas en un solo circuito y permiten además su reconfiguración en campo.

En este escenario, los lenguajes de descripción de hardware desempeñan un papel sumamente importante ya que reducen notoriamente los tiempos de desarrollo y simplifican el procedimiento de diseño y depuración de sistemas electrónicos.

Debe mencionarse que recientemente se ha introducido una extensión de VHDL destinada a modelar y simular sistemas analógicos y de señal mixta. Esta herramienta, denominada VHDL-AMS (Analog and Mixed Signal extension), es de gran ayuda en la depuración de los sistemas mixtos ya que con un único lenguaje es posible describir y simular el sistema completo en diferentes niveles de abstracción. La extensión permite asimismo modelar sistemas en diferentes dominios de energía (térmico, mecánico, eléctrico, magnético, etc.), haciendo posible simular el comportamiento del sistema electrónico y de su ambiente de operación. Aplicaciones de gran actualidad, como los Sistemas Micro Electro Mecánicos (MEMS, Micro Electro Mechanical Systems) o redes de sensores pueden ser modelados juntos con sus interfaces electrónicas utilizando este lenguaje.

## **OBJETIVOS**

Al finalizar el curso el alumno deberá ser capaz de:

- Comprender la metodología de modelado descendente basada en herramientas computacionales.
- Lograr un adecuado conocimiento de la sintaxis del VHDL.
- Desarrollar habilidades de modelado de sistemas digitales el nivel comportamiento.
- Desarrollar habilidades de modelado de sistemas digitales el nivel RTL.
- Comprender las implicancias de los procesos de síntesis sobre plataformas de hardware programable.
- Utilizar VHDL AMS para el modelado y simulación de sistemas mixtos o de tecnologías diversas.

## **CARGA HORARIA**

Se propone una carga horaria de ciento veinte (120) horas durante el segundo cuatrimestre. Esta carga horaria se distribuirá en 60 horas de dictado de clases teóricas (a cargo del Dr. Romero) y 60 de actividades prácticas que incluyen resolución de casos problemáticos, simulaciones e implementaciones circuitales (a cargo de la Dra. Peretti).

## **REQUISITOS PARA EL CURSADO**

Ser graduado de las carreras de Licenciatura en Física, Computación o de carreras de Ingeniería Electrónica, Sistemas o Mecánica.

## **MODALIDAD**

### **Metodología**

El docente del curso, mediante una exposición dialogada, procederá a brindar los conceptos fundamentales sobre los diferentes temas del curso. Esto permitirá que los estudiantes aborden problemas concretos de modelado y simulación en el entorno VHDL. Para este fin, el docente encargado de la parte

práctica de la asignatura propondrá una serie de casos para los cuales se deberán desarrollar los modelos simulables.

En este punto se generará un espacio de discusión orientado a la puesta en común de los resultados obtenidos y en particular de las distintas estrategias de modelado. En todos los casos se requerirán los resultados de simulación que validen los modelos propuestos.

Los alumnos deberán, en carácter de trabajo especial, planificar un diseño descendente comprendido por diseño, simulación y compilación sobre un dispositivo programable. El docente propondrá casos de estudio desconocidos por los alumnos y que en todos los casos motiven la propuesta de diferentes alternativas de solución utilizando las herramientas brindadas en la asignatura. Los alumnos deberán efectuar un análisis de las alternativas, evaluar su validez y obtener resultados experimentales que corroboren o no sus predicciones.

### **Mecanismos de evaluación**

La evaluación se realizará de manera continua y los estudiantes deberán reportar los resultados en un informe que incluirá el resumen de los conceptos teóricos empleados para la resolución de cada caso planteado y los resultados experimentales que demuestren el correcto funcionamiento de la solución propuesta. Los trabajos serán individuales. La aprobación de estos trabajos determinará la regularización del curso. El examen final será integrador y consistirá en el modelado de un sistema y la consecuente defensa de la alternativa escogida.

## **PROGRAMA ANALÍTICO DE LA ASIGNATURA**

### **CAPÍTULO 1**

#### **INTRODUCCIÓN AL VHDL**

Una visión general del VHDL, su historia y campos de aplicación. Niveles de abstracción: Nivel comportamental, Nivel transferencia de registros y Nivel compuerta. Elementos estructurales del VHDL: arquitectura y entidad. Asignación concurrente a señales. Programación de eventos. Concurrencia. Visión estructural. Comportamiento secuencial. Sentencia process. Sentencias secuenciales.

### **CAPÍTULO 2**

#### **MODELADO EN EL NIVEL COMPORTAMIENTO**

Introducción al modelado en el nivel comportamiento. Demoras de transporte e inerciales. Deltas de simulación. Drivers. Generics. Sentencias de bloque.

### **CAPÍTULO 3**

#### **MODELADO SECUENCIAL Y CONCURRENTE**

La sentencia process. Asignación a señal y asignación a variable. Sentencias secuenciales: IF, CASE, LOOP, NEXT, EXIT, WAIT. Estudio de casos. Procesamiento concurrente. Sentencias más usuales para el procesamiento concurrente. Estudio de casos. Comparación entre modelado secuencial y modelado concurrente.

### **CAPÍTULO 4**

#### **DATOS, SUBPROGRAMAS, PAQUETES Y ATRIBUTOS**

Tipos de objetos. Señales, variables y constantes. Tipos de datos: tipos escalares, compuestos, incompletos y archivos. Subtipos. Subprogramas. Funciones. Funciones de resolución. Funciones de conversión. Procedimientos. Paquetes. Atributos value: TYPE, ARRAY, BLOCK. Atributos function: TYPE, ARRAY, SIGNAL, EVENT, LAST\_EVENT. Atributos signal: DELAYED, STABLE, QUIET, TRANSACTION.

### **CAPÍTULO 5**

#### **SÍNTESIS**

Descripciones en el nivel transferencia de registros (RTL). Restricciones de tiempo y reloj. Atributos. Librerías de la tecnología direccionada. Síntesis: traslación, optimización booleana, factorización y mapeo a compuertas. Asignación concurrente. Sentencias de control de flujo. Sentencias secuenciales simples. Comportamientos asincrónicos. Síntesis sobre dispositivos lógicos programables.

## CAPÍTULO 6

### DISEÑO, SIMULACIÓN E IMPLEMENTACIÓN DE SISTEMAS DIGITALES SOBRE DISPOSITIVOS LÓGICOS PROGRAMABLES.

Introducción a los dispositivos lógicos programables. La familia Altera. Dos concepciones diferentes: el CPLD y la FPGA. Familia Max7000, Flex10k y Cyclone II. Recursos disponibles en estos dispositivos. Diseño y simulación con VHDL. Implementación del diseño sobre placas de desarrollo. Evaluación y depuración. Comparación de desempeño.

## CAPÍTULO 7

### LA EXTENSIÓN ANALÓGICA: VDHL-AMS

Introducción y conceptos generales de la extensión para sistemas analógicos y de señal mixta. Nuevos elementos del lenguaje. Utilización de los mismos. Estilos de modelado con VHDL AMS. Comparación con otras herramientas de descripción y simulación.

## BIBLIOGRAFÍA

- L. Terés, Y. Torroja, S. Olcoz, E. Villar. VHDL Lenguaje estándar de diseño electrónico. Mc Graw Hill, Madrid, 1998.
- U. Heinkel y varios. The VHDL Reference. A Practical Guide to Computer-Aided Integrated Circuit Design Including VHDL-AMS. John Wiley & Sons, Ltd, West Sussex, England, 2000.
- Volnei. Pedroni. Circuit Design Using VHDL. MIT Press, Cambridge, Massachusetts, 2004.
- Douglas Perry. VHDL: Programming by Example. Mc. Graw Hill, NY, 2002.
- Enoch Hwang. Microprocessor Design: Principles and Practices with VHDL. Brooks/Coole. 2004.
- Z. Salcic y A. Smailagic. Digital Systems Design and Prototyping Using Field Programmable Logic. Kluwer Academic Publishers, Massachusetts, 1997.
- U. Mayer-Baese. Digital Signal Processing using Field Programmable Gate Arrays. Springer, 2001.
- Altera. Hojas de datos y manuales varios.
- Xilinx. Hojas de datos y manuales varios.
- Trabajos seleccionados de Microelectronics Journal. Elsevier
- Trabajos seleccionados de Microprocessor and Microsystems. Elsevier.
- Trabajos seleccionados de IEEE Transactions on Computers.
- Trabajos seleccionados de IEEE Transactions on Measurements.