



Universidad
Nacional
de Córdoba



Facultad de Matemática,
Astronomía, Física y
Computación

EXP-UNC 0029492/2019

Anexo de la RCD FAMAF 193/2019, página 62 de 66

TÍTULO: Test de circuitos aplicado a la instrumentación científica			
AÑO: 2019	CUATRIMESTRE: 2°	N° DE CRÉDITOS: 3	VIGENCIA: 3 años
CARGA HORARIA: 60 horas de teoría y 60 horas de práctica.			
CARRERA/S: Doctorado en Física			

FUNDAMENTOS

El desarrollo de instrumentación para laboratorios de investigación implica normalmente la aplicación concurrente de metodologías y técnicas provenientes de disciplinas diversas como mecánica, química y software, entre otras. Sin embargo, la electrónica se hace cada vez más importante en los sistemas de instrumentación. Esto se debe a que las modernas técnicas se basan en su mayoría en principios de sensado, acondicionamiento de señales, conversiones analógicas a digitales y viceversa, etc. Este tipo de sistemas puede ser implementado recurriendo a módulos o subsistemas comerciales. En este caso, queda para el investigador la tarea de configuración del equipo.

Sin embargo, la instrumentación que puede adquirirse cubre necesidades generales y en algunos casos alejadas de las demandas impuestas por la investigación científica. Esto determina que en muchas ocasiones sea el mismo investigador quien deba desarrollar su propio equipamiento electrónico, hecho que requiere el dominio de técnicas electrónicas que se encuentran más allá de la formación de grado de los científicos experimentales y que justifica la inclusión de tópicos de electrónica en cursos de posgrado para científicos experimentales.

En este contexto, puede ser necesario establecer si el circuito desarrollado funciona correctamente. Se recurre a esto a estrategias de test. Situaciones particularmente demandantes son los sistemas electrónicos cuyo mal funcionamiento puede afectar la seguridad pública o bien puede redundar en pérdidas económicas o de oportunidad significativas. En estos casos no sólo debe asegurarse que los circuitos han sido diseñados y fabricados correctamente, sino que también es conveniente realizar verificaciones periódicas durante su uso en campo, e incluso dotarlos de capacidades de funcionamiento aún en presencia de fallas, o bien de corrección de errores.

Las metodologías de test difieren radicalmente si el circuito abordado es de naturaleza analógica o digital. Para los circuitos digitales existen técnicas que han logrado gran aceptación tanto en la comunidad científica como industrial. Entre ellas se destacan los procedimientos de Diseño Para Test (DFT, Design for Test) y en especial el denominado Scan Test. Otras, denominadas de auto-verificación integrada (BIST, Built-In Self-Test), incluyen directamente en el mismo chip recursos para generar estímulos y para evaluar la respuesta del circuito. Uno de sus objetivos es disminuir los costos relacionados con el uso de equipos de verificación automática (ATE, Automatic Test Equipment). Cuando el sistema requiere de ser verificado durante su funcionamiento en campo, pueden emplearse estrategias BIST orientadas a la detección y eventualmente a la corrección de errores. Para estos casos también existen estrategias de tolerancia a las fallas que pudiesen presentarse.

Handwritten marks: a checkmark and a signature.



Universidad
Nacional
de Córdoba



Facultad de Matemática,
Astronomía, Física y
Computación

EXP-UNC 0029492/2019

Anexo de la RCD FAMAF 193/2019, página 63 de 66

Los circuitos analógicos presentan particularidades que hacen que las metodologías de test a implementar sean marcadamente diferentes a las de los circuitos digitales. Entre estas particularidades se encuentran la baja observabilidad de los nodos internos y la naturaleza compleja de las señales involucradas. Esto requiere el desarrollo de estrategias adaptadas al tipo de circuito que se pretende desarrollar. En el estado del arte actual, existe un consenso en la comunidades académicas e industriales sobre la imposibilidad de generar una metodología de test para circuitos analógicos universal. Por el contrario, es aceptado que sólo pueden proponerse estrategias para circuitos específicos o, a lo más, para tipos de circuitos. Esto ha hecho que el paradigma de investigación de caso por caso se haya hecho común en la comunidad científica abocada al test.

En un sentido amplio, dos enfoques diferentes podrían ser aplicados para el test de circuitos analógicos. El enfoque funcional, o test basado en especificaciones, propone aceptar un circuito si se satisfacen todas las especificaciones. Por otro lado, el enfoque estructural considera fallas en la estructura y propone la formulación de conjuntos de pruebas para detectarlas basados en mediciones diferentes de las especificaciones.

Los circuitos configurables analógicos constituyen casos particulares para los cuales deben desarrollarse técnicas de test a medida. Para estos dispositivos es importante la detección de fallas en el entorno de producción, pero también es deseable la generación de metodologías de test en línea que permitan la detección de fallas durante la operación en campo. Dado que estos dispositivos pueden reconfigurarse fácilmente, una alternativa interesante es la detección de la falla y la posterior reconfiguración (evitando los componentes con fallas) para dotar al sistema de características de tolerancia a fallas.

La propuesta del presente curso de posgrado se orienta a introducir estas metodologías de test de circuitos de digitales y analógicos , orientados a su uso en sistemas electrónicos de uso en instrumentación científica.

OBJETIVOS

Al finalizar el curso el estudiante será capaz de:

- Comprender el origen de las fallas y sus modelos de simulación en entornos digitales y analógicos
- Comprender adecuadamente los principios de detección de fallas.
- Comprender los esquemas de diseño para test (DFT) y test embebido en el sistema (BIST).
- Comprender adecuadamente las estrategias de test orientadas a test funcional y test estructural.
- Desarrollar capacidades para el diseñar sistemas de test para circuitos analógicos, para sistemas de instrumentación que hagan uso de circuitos configurables y/o circuitos de función fija.
- Desarrollar capacidades para el diseñar sistemas de test para circuitos digitales, con énfasis en sistemas de instrumentación que hagan uso de circuitos digitales configurables (FPGAs)
- Demostrar capacidad para la interpretación y discusión de trabajos científicos relacionados a las temáticas del curso.



PROGRAMA

Unidad 1: CIRCUITOS DIGITALES BÁSICOS

Lógica digital, compuertas lógicas. Circuitos combinacionales. Circuitos secuenciales. Memorias. El entorno de las FPGAs, familia Altera.

Unidad 2: FALLAS EN CIRCUITOS ELECTRÓNICOS DIGITALES Y ANALÓGICOS

Conceptos generales sobre circuitos integrados. Vista general de la tecnología CMOS para implementación de compuertas. Fallas, origen de las mismas. Fallas de fabricación. Fallas en campo. Necesidad del test. Algunos modelos de fallas para circuitos analógicos

Unidad 3: MODELOS DE FALLAS Y GENERACIÓN DE VECTORES DE TEST

Test de circuitos: ideas generales. Simulación de fallas. Modelos de fallas. Modelo de enclavamiento. Ejemplos en compuertas básicas. Modelos de puenteo. Ejemplos. Fallas de demora. Equivalencia y colapsado. Controlabilidad y observabilidad. Método de sensibilización de trayectoria. Test exhaustivo. Test aleatorio.

Unidad 4: DISEÑO PARA TEST

Ideas generales sobre DFT: su necesidad. Técnicas a medida: particionamiento, adición de puntos de acceso, uso de multiplexores. SCAN test: principio de operación. Boundary SCAN. Estudio de casos. Conceptos generales sobre BIST.

Unidad 5: CIRCUITOS DE GENERACIÓN DE PATRONES DE TEST EMBEBIDOS

Utilización de una ROM para almacenar patrones determinísticos. Uso de máquinas de estados para secuenciar tests. Uso de contadores para test exhaustivo. Generadores pseudo-aleatorios: ventajas y propiedades. Los circuitos LFSR. Principio de operación y síntesis. Aplicación a sistemas de instrumentación

Unidad 6: CIRCUITOS DE EVALUACIÓN DE RESPUESTAS DE TEST EMBEBIDOS

Evaluación exhaustiva de las respuestas por comparación. Conteo de uno o ceros. Conteo de transiciones. Uso de XORs para reducir el volumen de datos de test. Métodos de compactación de respuestas de test: el circuito MISR. Principio de operación. Síntesis. Alias. Aplicación a sistemas de instrumentación

Unidad 7: PARADIGMAS DE TEST ANALÓGICO

El test funcional: conceptos básicos. Instrumentación necesaria. Validación de la metodología de test. El test estructural: conceptos básicos. Estrategias de diseño para test y test embebido en el sistema. Conceptos generales

Unidad 8: ALGUNAS ESTRATEGIAS DE TEST – CASOS DE ESTUDIO

Test basado en oscilaciones. Test basado en la respuesta de análisis transitorio. Test funcionales en campo. Su implementación en circuitos de instrumentación

Unidad 9: PROPUESTAS DE TEST DE MANTENIMIENTO.

El concepto de diagnóstico y prognosis. Test para circuitos analógicos configurables. Test para circuitos de potencia.

Handwritten marks: a vertical line with a downward arrow, a stylized signature, and the initials 'df' at the bottom left.



PRÁCTICAS

Los estudiantes abordarán problemas concretos de diseño, implementación y evaluación de estrategias de test.

En este punto se generará un espacio de discusión orientado a la puesta en común de los resultados obtenidos y en particular de las distintas estrategias de diseño empleadas. En todos los casos se requerirán los resultados de simulación y eventualmente experimentales que validen las soluciones propuestas.

Una actividad a desarrollar es el análisis de trabajos de actualidad reportados a la comunidad científica. Los estudiantes recibirán de los docentes responsables uno o más trabajos para su estudio. Se deberán exponer claramente en clase los objetivos, las metodologías empleadas, el soporte teórico y los resultados logrados por los autores. Se dará especial valor a las debilidades que los estudiantes sean capaces de detectar en los trabajos y a la propuesta de eventuales mejoras o trabajos complementarios.

Los docentes propondrán, en carácter de trabajo especial, implementar una estrategia de test para un circuito digital y otra para un circuito analógico. Cada una de ellas comprenderá el diseño, simulación de fallas y compilación sobre un dispositivo programable. Los alumnos deberán analizar de las alternativas, evaluar su validez y obtener resultados experimentales que corroboren o no sus predicciones.

Los docentes supervisarán los trabajos prácticos.

BIBLIOGRAFÍA

- Doboli, E. Currie, Introduction to Mixed-Signal, Embedded Design. Springer, Estados Unidos, 2011.
- Laung-Terng Wang, Charles E. Stroud, Nur A. Touba, System-on-Chip Test Architectures: Nanometer Design for Testability, 2008.
- Laung-Terng Wang, Cheng-Wen Wu, Xiaoqing Wen (Editores). VLSI TEST PRINCIPLES AND ARCHITECTURES. DESIGN FOR TESTABILITY
- Burns, M. y Roberts, G. An Introduction to Mixed-Signal IC Test and Measurement, Oxford University Press, 2001.
- BUSHNELL, M. and AGRAWAL, V. Essentials of Electronic Testing for Digital, Memory, and Mixed-Signal VLSI Circuits. Kluwer Academic Publishers, 2001.
- Grout, Ian, Integrated circuit test engineering: modern techniques. Springer, 2007.
- Kim H. Pries, Jon M. Quigley . Testing Complex and Embedded Systems. CRC Press, 2010.
- G. Huertas, D. Vázquez, A. Rueda, J. Huertas, OSCILLATION-BASED TEST IN MIXED-SIGNAL CIRCUITS, Springer, 2006.
- P. K. Lala, An Introduction to Logic Circuit Testing, Morgan & Claypool Publishers, Estados Unidos, 2009.
- Laung-Terng Wang, Yao-Wen Chang, Kwang-Ting (Tim) Cheng (Editores), Electronic design automation: synthesis, verification, and test. Morgan Kaufmann Publishers, Estados Unidos, 2009.
- Miczo, Digital logic testing and simulation —2nd ed. John Wiley & Sons, Estados Unidos, 2003.
- Trabajo seleccionados de Journal of Electronic Testing: Theory and Applications. Kluwer

Handwritten marks and initials on the left margin.



Universidad
Nacional
de Córdoba



Facultad de Matemática,
Astronomía, Física y
Computación

EXP-UNC 0029492/2019

Anexo de la RCD FAMAF 193/2019, página 66 de 66

Academic Publishers.

- Trabajos seleccionados de Microprocessor and Microsystems. Elsevier, IEEE Transactions on Very Large Scale Integration Systems, Transactions on Computer Aided Design of Integrated Circuits., IEEE Transactions on Instrumentation and Measurements, IEEE Design and Test of Computers, IEEE Industrial Applications.
- Altera. Hojas de datos y manuales varios.

MODALIDAD DE EVALUACIÓN

Los estudiantes deberán reportar los resultados de los trabajos prácticos en un informe que incluirá el resumen de los conceptos teóricos empleados para la resolución de cada caso planteado y los resultados experimentales que demuestren el correcto funcionamiento de la solución propuesta. Los trabajos serán individuales. La aprobación de estos trabajos determinará la regularización del curso. El examen final será integrador y consistirá en la selección y análisis de una estrategia de test para un sistema de medición y la defensa de la alternativa escogida.

REQUERIMIENTOS PARA EL CURSADO

Conocimientos de electrónica analógica excepto radiofrecuencia. Conocimientos básicos de lógica. Requerimientos compatibles con graduados de las carreras de Licenciatura en Física, o de carreras de Ingeniería Electrónica o Sistemas.