Plataformas para Redes Tolerantes a Demoras sobre nodos integrados en un chip

Dirección de la plataforma de la reunión: meet.google.com/ruh-zmra-yzj

Resumen: Desde sus inicios y hasta ahora, la concepción de los sistemas tolerantes a fallas se ha basado en el uso de redundancias principalmente locales. Sin embargo, la tecnología de redes ha permitido recientemente el surgimiento de otras alternativas más distribuidas. En efecto, las Redes Tolerantes a Demoras, denominadas (DTNs por sus siglas en inglés), aparecieron en escena hace algunos años y son diseñadas para ser robustas frente a demoras y disrupciones de cualquier índole. Recientemente, se ha propuesto el estudio de las plataformas que permitan desarrollar redes DTN operando en distancias entre nodos de varios órdenes de magnitud menor: DTN dentro de un Chip o más precisamente System On Chip (SOC). Para estas redes se ha propuesto el nombre WDTNOC por sus siglas en inglés, (Wireless Delay Tolerant Networks On Chips), para describir DTNs en una escala a nivel de chip, donde las demoras y los intervalos de tiempo son reducidos en concordancia a este nuevo dominio de aplicación. Este trabajo se enfoca en investigar acerca de las capacidades de tolerar fallas en algunas plataformas o topologías para las WDTNOCs y sus implicancias. Para ello, se realizan implementaciones de modelos de eventos discretos usando el framework OMNeT++ para caracterizar distintas métricas de interés en dichas redes.